Реферат: Синтез логической ячейки ТТЛШ
Реферат: Синтез логической ячейки ТТЛШ
Министерство образования Российской Федерации Новгородский Государственный Университет имени Ярослава Мудрого Кафедра физики твердого тела и микроэлектроники СИНТЕЗ ЛОГИЧЕСКОЙ СХЕМЫ ТТЛШ Комплексное задание по практическим занятиям и лабораторным работам по дисциплине: «Проектирование и конструирование полупроводниковых приборов и ИМС»Выполнил:
студент группы 8033у __________ А.А. Шишков Проверил: к.т.н., доцент кафедры ФТТМ ______________ М.Н. Петров 2000 Синтез принципиальной электрической схемы. Исходя из технический параметров ИМС приведенных в ТЗ реализуем логическую функцию F=X1+X2×X3 на основе логической схемы ТТЛШ (на логическом базисе 2И-НЕ).
Рисунок 1 – Схема логической функции в базисе 2И-НЕ
Таблица 1 – Таблица истинности логической функции
| Х1 | Х2 | Х3 | F |
| 0 | 0 | 0 | 0 |
| 0 | 0 | 1 | 0 |
| 0 | 1 | 0 | 0 |
| 0 | 1 | 1 | 1 |
| 1 | 0 | 0 | 1 |
| 1 | 0 | 1 | 1 |
| 1 | 1 | 0 | 1 |
| 1 | 1 | 1 | 1 |
|
Рисунок 3 - Определение пороговых напряжений
Из графика видно, что U0пор=0,798 В и U1пор=1,08 В.
Рисунок 4 - Передаточная характеристика базового логического элемента 2И-НЕ
Рисунок 5 - ВАХ на входе логического элемента
Найдены значения I0=0.22 мА и I1=0.026 мкА.
Рисунок 6- Мощность потребляемая логическим элементом
Из графика видно, что Р0=3.45 мВт и Р1=1.12 мВт.
Отсюда находим среднюю мощность:
Рср=( Р0+ Р1)/2=(3.45+1.12)/2=2.285 мВт
Из рисунка 7 находим t10=3.39 нсек и t01=3.44 нсек.
Находим общее время задержки:
tз=( t10+ t01)/2=(3.39+3.44)/2=3.415 нсек
Рисунок 7 – Временные характеристики логического элемента