: Микропроцессор В1801ВМ1 архитектура и система команд
: Микропроцессор В1801ВМ1 архитектура и система команд
Московский Институт Электроники и Математики (технический университет) Кафедра ИТАС РЕФЕРАТ по курсу : «ЭВМ и периферийные устройства» на тему: Микропроцессор В1801ВМ1 его структура и система команд. Выполнил: студент группы АП-41 Волков А. А. МОСКВА 1998Структура микропроцессора В1801ВМ1
Однокристальный 16-разрядный микропроцессор К1801ВМ1 предназначен для выполнения следующих функций: · вычисление. адресов операндов и команд. · обмен информацией с другими устройствами; подключенными к системной магистрали; · обработка операндов; · обработка пре рываний от клавиатуры и устройств пользователя, подключенных к разъему порта ввода-вывода. Процессор является единственным активным устройством микроЭВМ, управляющим циклами обращения к системной магистрали и обрабатывающим пр ерывания от пассивных устройств, которые могут посылать или принимать информацию только под управлением процессора. Микропроцессор К1801ВМ1 работает в БК с тактовой частотой 3 МГц и содержит следующие основные функциональные блоки : · 16-разрядный операционный блок, служащий для формирования адресов команд и операндов, выполнения логич еских и арифметических операций, хранения операндов и результатов; · блок микропрограммного управления , вырабатывающий последовательность микрокоманд, Соответствующу ю коду принятой машинной команды. Этот блок построен на базе программируемой логической матрицы (ПЛМ). содержащей 250 логических произведений; · блок прерываний, организующий приоритетную систему прерываний (прием и предварительная обработка внешних и внутренних запросов на прерывание); · интерфейсный блок, обеспечивающий обмен информацией между микропроцессором ром и прочими устройств ами, подключенными к системной магистрали. Этот же, блок осуществляет арбитраж при операциях прямого доступа к памяти, формирует · последовательность. управляющих сигналов: · блок системной магистрали, связывающий внутреннюю магистраль однокристального микропроцессора с внешней, управляющий усилителями приема и передачи информации на совмещенные выводы адресов и данных; · схема тактирования, обеспечивающая синхронизацию работы внутренних блоков микропроцессора. Система команд, реализованная в ПЛМ блока микропрограммного управления микропроцессора К1801BM1, совпадает с системой команд наиболее распространенных отечественных мини- и микро-ЭВМ типа «Электроника 60» (ДВК- 2. 3, 4 и т.п.) и практически аналогична принятой для компьютеров серии DEC. Предусмотрен также ряд специальных команд, предназначенных для работы с системным ПЗУ К1801РЕ1. Сигналы AD0-AD15 представляют собой адреса и данные, передаваемые по совмещенной системной магистрали. Передача адресов и данных по одним и тем же линиям связи обеспечивается путем разделения этих операций во времени. Группа сигналов SYNC, DIN, DOUT, WTBT, RPLY служит для управления передачей информации по системной магистрали: · SYNC- вырабатывается процессором как указание, что адрес находится на выводах системной магистрали, и сохраняет активный уровень до окончания текущего цикла обмена информацией; · RPLY- вырабатывается пассивным устройством в от вет на сигналы DIN и DOUT . При отсутствии сигнала RPLAY (т. е. когда выбранное устройство- регистр или ячейка памяти - не отвечает) процессор отсчитывает 64 такта синхрогенератора и затем îòðàáàòûâàåò прерывание по зависанию (вектор 4); · DIN- предназначен для организации ввода данных (когда микропроцессор во время действия сигнала SYNC готов принять данные от пассивного устройства) и ввода адреса вектора прерывания (DIN вырабатывается совместно с сигналом IAK0 при пассивном уровне SYNC) ; · DOUT- означает, что данные, выдаваемые микропроцессором, установлены на выводах системной магистрали; · WTBT- указывает на раб оту с отдельными байтами и вырабатывается при обраще нии по нечетному адресу (операнд - старший байт) или при отработке байтовых команд. Сигнал VIRQ является запросом на прерывание от внешнего устройства, информи рующим микропроцессор о готовности устройства передавать адрес вектора прерывания. Если прерывание разрешено, то в ответ на этот сигнал процессор вырабатывает сигналы DIN и IAK0. Сигнал IRQ1 обеспечивает управление режимом «ÑÒÎÏ-ÏÓÑÊ» процессора с внешнего переключателя. Низкий уровень сигнала (активный) соответствует режиму «СТОП». Сигналы IRQ2 и IRQ3 вызывают прерывания по фиксированным векторам 100 8 и 2708 соответственно (при переходе из высокого уровня в низкий) . Сигнал предоставления прерывания IAK0 процессор вырабатывает в ответ на внешний сигнал VIRQ. Сигнал IAK0 передается по очереди, начиная с устройства с максимальным приоритетом, ретранслируясь от одного устройства к другому в порядке уменьшения приоритетов. Устройство с наибольшим приоритетом из числа выставивших запрос на прерывание (сигнал VIRQ) запрещает дальнейшее распространение сигнала IAK0, таким образом запрещая на время обработки данного прерывания запросы от устройств с тем же или более низким приоритетом. Однако устройства с более высоким приоритетом могут прервать обработку повторным («вложенным») прерыванием. Сигнал DMR вырабатывается внешним активным устройством, требующим передачи ему системной магистрали (режим прямого доступа к памяти). В ответ па него процессор устанавли вает сигнал DMGO, предоставляющий системную магистраль внешнему устройству с наивысшим приоритетом из числа запросивших прямой доступ (механизм реализации приоритетов - тот же, что и для прерываний). Это устройство прекращает дальнейшее распространение сигнала DMGO и выставляет сигнал SACK, означающий, что устройство прямого доступа к памяти (ПДП) может производить обмен данными, независимо от процессора используя стандартные циклы обращения к системной магистрали. Низкий уровень сигнала BSY означает, что микропроцессор начинает обмен по магистрали (т.е. что она занята для других устройств). Переход сигнала из низкого уровня в высокий указывает на окончание обмена. Сигнал аварии источника питания DCLO вызывает установку микропроцессора в исходное состояние и появление сигнала INIT. Сигнал аварии сетевого питания ACLO вызывает переход микропро цессора на обработку прерывания по сбою питании (высокий уровень свидетельствует о нормальном сетевом напряжении). Сигнал SEL1 инициализирует обращение к регистру управления системными внешними устройствами, а сигнал SEL2 - к регистру порта ввода-вывода. Направление обмена данными между микропроцессором и регистрами определяется сигналами DIN или DOUT соответственно. Выставление сигнала RPLY от этих регистров не требуется. Длительности сигналов SEL1 и SEL2 совпадают с длительностью сигнала BSY. Сигнал INIT является ответом микропроцессора на сигнал DCLO и используется, как правило, для установки периферийной части системы в исходное состояние. Общие характеристики микропроцессора К1801ВМ1Представление чисел | В дополнительном коде с фиксированной запятой |
Виды команд | Безадресные, одноадресные, двухадресные |
Виды адресации | Регистровая, регистровая косвенная, автоинкрементная, автоинкрементная косвенная, автодекрементная, автодекрементная косвенная, индексная, индексная косвенная |
Количество регистров общего значения | 8 |
Количество уровней прерывания | 4 |
Тип системной магистрали | Q-bus (МПИ, ОСТ 11.305.903-80) |
Адресное пространство, Кб | 64 |
Тактовая частота, МГц | До 5 |
Максимальное быстродействие при выполнении регистровых операций, оп./с | До 500000 |
Потребляемая мощность, Вт | Не более 1 |
Напряжение питания, В | +5 ( ±5% ) |
Уровни сигналов, В: «лог.0»(активный уровень) | Менее 0,5 |
«лог.1» | Более 2,4 |
Нагрузочная способность по току, мА | 3,2 |
Емкость нагрузки, пФ | До 100 |
Технология изготовления | N-МОП |
Конструкция | Плананарный металлокерамический корпус с 42 выводами |
МЕТОД | R | ||||
Базовый КОП | ± | XXX | |||||||||||||
15 | 8 | 7 | 0 | ||||||||||||
Код операции (КОП) | DD | ||||||||||||||
15 | 6 | 5 | 0 | ||||||||||||
КОП | SS | DD | |||||||||||||
15 | 12 | 11 | 6 | 5 | 0 | ||||||||||
Базовый КОП =240 | 0/1 | N | Z | V | C | ||||||||||
15 | 6 | 7 | 4 | 3 | 2 | 1 | 0 | ||||||||
Очистить | |||||||||||||||
000241 CLC C | - | - | - | 0 | |||||||||||
000242 CLV V | - | - | 0 | - | |||||||||||
000244 CLZ Z | - | 0 | - | - | |||||||||||
000250 CLN N | 0 | - | - | - | |||||||||||
000257 CCC N Z V C | 0 | 0 | 0 | 0 | |||||||||||
Установить | |||||||||||||||
000261 SEC C | - | - | - | 1 | |||||||||||
000262 SEV V | - | - | 1 | - | |||||||||||
000264 SEZ Z | - | 1 | - | - | |||||||||||
000270 SEN N | 1 | - | - | - | |||||||||||
000277 SCC N Z V C | 1 | 1 | 1 | 1 | |||||||||||